Émetteur-récepteur LR4 QSFP28 de 100 Gbps avec DDM 10 KM Plage de longueur d'onde 1310nm-1550nm

• Ce produit est un module émetteur-récepteur de 100 Gb/s conçu pour des applications de communication optique conformes à la norme IEEE P802.3ba 100GBASE-LR4.Le module convertit 4 canaux d'entrée de données électriques de 25 Gbps en 4 canaux de signaux optiques LAN WDM, puis les multiplexe en un seul canal pour une transmission optique de 100 GbpsÀ l'inverse du côté du récepteur, le module démultiplique une entrée optique de 100 Gb/s en 4 canaux de signaux optiques LAN WDM, puis les convertit en 4 canaux de sortie de données électriques.
• Les longueurs d'onde centrales des 4 canaux LAN WDM sont de 1295.56Je vous en prie.05, 1304,58 et 1309,14 nm en tant que membres de la grille de longueur d'onde LAN WDM définie dans IEEE 802.3ba. The high performance cooled LAN WDM EA-DFB transmitters and high sensitivity PIN receivers provide superior performance for 100Gigabit Ethernet applications up to 10km links and compliant to optical interface with IEEE802.3ba les exigences de la clause 88 100GBASE-LR4.
• Le produit est conçu avec un facteur de forme, une connexion optique/électrique et une interface de diagnostic numérique conformément à l'accord multi-source (MSA) QSFP+.Il a été conçu pour répondre aux conditions de fonctionnement extérieures les plus difficiles, y compris la température, l'humidité et les interférences EMI.

Je suis désolée.

Caractéristiques

• Facteur de forme QSFP28 MSA branchable à chaud
• Conforme à la norme IEEE 802.3ba 100GBASE-LR4
• Une portée allant jusqu'à 10 km sur G.652 SMF
• Énergie unique +3,3 V
• Température du boîtier d'exploitation: 0 à 70°C
• Émetteur: refroidi 4x25Gb/s LAN WDM EML TOSA (1295.56Je vous en prie.05, 1304.58, 1309,14 nm)
• Récepteur: 4x25Gb/s PIN ROSA
• Interface électrique en série 4x28G (CEI-28G-VSR)
• Consommation de puissance maximale de 4,0 W
• Récipient LC en double

Applications

• Liens Ethernet 100GBASE-LR4
• Interconnexions QDR et DDR à bande infrarouge
• Connexions 100G du côté client

Je suis désolée.

Description fonctionnelle

1. Le module émetteur-récepteur reçoit 4 canaux de données électriques de 25 Gb/s,qui sont traités par un circuit intégré de récupération de données et d'horloge (CDR) à 4 canaux qui remodèle et réduit le jitter de chaque signal électriquePar la suite, each of 4 EML laser driver IC's converts one of the 4 channels of electrical signals to an optical signal that is transmitted from one of the 4 cooled EML lasers which are packaged in the Transmitter Optical Sub-Assembly (TOSA)Chaque laser lance le signal optique dans une longueur d'onde spécifique spécifiée dans les exigences IEEE 802.3ba 100GBASE-LR4.Ces signaux optiques à 4 voies seront multiplexés optiquement en une seule fibre par un MUX WDM optique 4 à 1.La puissance de sortie optique de chaque canal est maintenue constante par un circuit de contrôle automatique de la puissance (APC).La sortie de l'émetteur peut être désactivée par le signal matériel TX_DIS et/ou l'interface série à deux fils.

2. Le récepteur reçoit des signaux optiques LAN WDM à 4 voies. The optical signals are de-multiplexed by a 1-to-4 optical DEMUX and each of the resulting 4 channels of optical signals is fed into one of the 4 receivers that are packaged into the Receiver Optical Sub-Assembly (ROSA)Chaque récepteur convertit le signal optique en un signal électrique. Les signaux électriques régénérés sont retimés et dé-jitterés et amplifiés par la partie RX du CDR à 4 canaux.Les signaux électriques de sortie de 4 voies sont conformes aux exigences de l'interface IEEE CAUI-4En outre, chaque signal optique reçu est surveillé par la section DOM. La valeur surveillée est rapportée par l'interface série à 2 fils.Si un ou plusieurs signaux optiques reçus sont plus faibles que le seuil de puissance, l'alarme matérielle RX_LOS sera déclenchée.

3. Une seule alimentation +3,3 V est nécessaire pour alimenter ce produit. Les deux broches d'alimentation VccTx et VccRx sont connectées en interne et doivent être appliquées simultanément.Conformément aux spécifications de la MSA, le module offre 7 broches de contrôle matériel à basse vitesse (y compris l'interface série à 2 fils): ModSelL, SCL, SDA, ResetL, LPMode, ModPrsL et IntL.

4. Module Select (ModSelL) est une broche d'entrée.Le ModSelL permet l'utilisation de ce produit sur un bus d'interface à 2 fils unique .

5. L'horloge en série (SCL) et les données en série (SDA) sont requises pour l'interface de communication de bus série à 2 fils et permettent à l'hôte d'accéder à la carte mémoire QSFP28.

6. La broche ResetL permet une réinitialisation complète, ramenant les paramètres à leur état par défaut, lorsqu'un niveau bas sur la broche ResetL est maintenu plus longtemps que la longueur d'impulsion minimale.Pendant l'exécution d'une réinitialisation, l'hôte doit ignorer tous les bits d'état jusqu'à ce qu'il indique la fin de l'interruption de réinitialisation.Le produit indique ceci en affichant un signal IntL (Interrupt) avec le bit Data_Not_Ready annulé dans la carte de mémoire.Notez qu'à l'allumage (y compris l'insertion chaude) le module devrait afficher cette interruption de réinitialisation sans nécessiter une réinitialisation.

7. La broche en mode basse consommation (LPMode) est utilisée pour régler la consommation d'énergie maximale du produit afin de protéger les hôtes qui ne sont pas capables de refroidir les modules de plus grande puissance.si de tels modules sont accidentellement insérés.

   Module Present (ModPrsL) est un signal local à la carte hôte qui, en l'absence d'un produit, est normalement tiré vers le Vcc hôte.il complète le chemin à la terre à travers une résistance sur la carte hôte et affirme le signal. ModPrsL indique alors son état actuel en réglant ModPrsL à un état "Low".

8. L'interruption (IntL) est une épingle de sortie.L'hôte identifie la source de l'interruption à l'aide de l'interface série à deux fils. La broche IntL est une sortie de collecteur ouverte et doit être tirée vers la tension Vcc hôte sur la carte hôte.

Diagramme du bloc du récepteur

Figure 1. Diagramme du bloc du récepteur

Assignation et description des broches